`timescale 1ns / 1ns

module mux4_1 (
    input  [1:0] d1,
    input  [1:0] d2,
    input  [1:0] d3,
    input  [1:0] d0,
    input  [1:0] sel,
    output [1:0] mux_out
);

    wire [1:0] lut[0:3];
    assign lut[0]  = d3;
    assign lut[1]  = d2;
    assign lut[2]  = d1;
    assign lut[3]  = d0;
    assign mux_out = lut[sel];

endmodule
